Dijital tasarımınızın sürdüğü analog bloklar, aynı koşuda.
Lumina Spice bir analog devre simülatörüdür. Açık PDK'ların ve ngspice'ın kullandığı lehçede SPICE netlist'lerini okur, Verilog-A modellerini doğrudan çalıştırır ve bir SystemVerilog tasarımının analog bloklarını Lumina Sim ile tek bir zaman çizgisinde simüle eder. Simüle etmeden önce netlist'in sağlam olduğunu denetler; sonuçları her makinede tekrar üretilebilir.
Lumina Spice kılavuzundaki komutlar
- Verilog-A
- kaynaktan derlenir
- SKY130 · GF180 · SG13G2
- açık PDK dosyaları, değişiklik yapmadan
- Tekrar üretilebilir
- her makinede aynı sayılar
- AMS
- Lumina Sim ile tek zaman çizgisi
Lumina Spice neleri simüle eder
Tüm standart analizler
Çalışma noktası, DC, AC, transient, gürültü, transfer fonksiyonu, duyarlılık, kutuplar ve sıfırlar, Fourier, S-parametreleri ve döngü kararlılığı.
RF ve periyodik
Shooting ile periyodik kararlı durum, harmonik denge, periyodik AC, transfer ve gürültü ile transient gürültü.
Köşeler ve Monte Carlo
.step, .alter, köşeler, sıcaklık listeleri ve PDK istatistikleriyle Monte Carlo. Kaç koşu yapılırsa yapılsın k. koşu aynı devredir.
Cihazlar ve Verilog-A
SPICE3 elemanları, BSIM3, BSIM4, Gummel-Poon ve VBIC ile PSP, BSIM-CMG ve HICUM gibi Verilog-A kompakt modelleri; yerleşik derleyiciyle derlenir ya da OSDI kütüphanesi olarak yüklenir.
Serim parazitikleri
RC indirgemesiyle SPEF ve DSPF back-annotation.
Güvenilirlik
Güvenli çalışma alanı, elektromigrasyon ve IR düşümü denetimleri ile BTI ve HCI yaşlanması.
Büyük devreler
Tek bir matris olarak çözülemeyecek kadar büyük devreler için bölümlenmiş, olay güdümlü bir FastSPICE transient analizi.
Akışınız değişmez
ngspice .control script'leri ve batch seçenekleri sayesinde xschem testbench'leri olduğu gibi çalışır; ayrıca KLayout, bir Python modülü ve şifreli IEEE 1735 modelleri.
Lumina Sim ile karma sinyal
Analog bloklar, Verilog-AMS'teki gibi sınırlarındaki connect modülleriyle dijital tasarıma bağlanır.
- SPICE alt devresi
--spice file.sp: her .subckt aynı adlı bir modül olur, parametreleri de modül parametreleri
- Verilog-A modülü
--ams-va file.va (ya da derlenmiş bir OSDI kütüphanesi): portlar yönlerini korur
- Kendi stub'ınız
Analog olarak işaretlenmiş, logic, real ya da real-nettype portlu boş bir SystemVerilog modülü
Sık sorulan sorular
Lumina Spice ngspice netlist'lerini çalıştırır mı?
Evet. Açık PDK'ların ve ngspice'ın kullandığı lehçeyi, .control script'leri dahil okur. ngspice'ın matematiğinin ya da fiziğinin hatalı olduğu yerlerde Lumina Spice doğru sonucu hesaplar ve her farkı belgeler.
Hangi PDK'ları destekliyor?
Açık PDK'lar SKY130, GF180MCU ve IHP SG13G2 değişiklik yapmadan çalışır.
SystemVerilog ve SPICE'ı birlikte simüle edebilir miyim?
Evet. SPICE alt devreleri ve Verilog-A modülleri SystemVerilog tasarımında modül olarak örneklenir ve Lumina Sim ile tek süreçte, tek zaman çizgisinde simüle edilir.
Sonuçlar tekrar üretilebilir mi?
Aynı netlist, iş parçacığı sayısından ve makineden bağımsız olarak aynı sayıları verir.
Kendi tasarımınızı Lumina'da ilk siz çalıştırın.
Lansmandan önce küçük bir grup tasarım ekibiyle çalışıyoruz. Siz gerçek tasarımlarınızı çalıştırırsınız, bulduğunuz sorunları biz düzeltiriz; test senaryolarınız da her derlemenin geçmesi gereken testlerin parçası olur.