Tüm kurslar
E alanı
YakındaASIC fiziksel tasarım
RTL'yi gerçekçi bir proseste serime taşıyın. Bu alan, gerçek bir kitte olan transistör modellerine, standart hücrelere, zamanlama kütüphanelerine ve kablo verilerine sahip, dökümhane NDA'sı gerektirmeyen Lumees Lab öngörüsel PDK'ları üzerinde çalışır.
- Süre
- 6–8 hafta
- Seviye
- İleri
- Başlamadan önce
- Dört temel seviye ya da kapıları.
Neler öğreneceksiniz
- Bir bloğu sentezlemek, yerleşimini planlamak, yerleştirmek, saat ağacını kurmak ve yönlendirmek
- Proses, gerilim ve sıcaklık köşelerinde zamanlamayı kapatmak
- IR düşümünü ve kablonun baskın olduğu yolları analiz etmek
- Sign-off'ta yaşlanmayı ve değişkenliği hesaba katmak
Müfredat
7 konu
- 01
Sentez
- 02
Yerleşim planı ve yerleştirme
- 03
Saat ağacı sentezi
- 04
Yönlendirme
- 05
PVT köşelerinde statik zamanlama
- 06
IR düşümü ve kablonun baskın olduğu yollar
- 07
Yaşlanma ve değişkenlik
Yakında
Kurslar açıldığında ilk siz haberdar olun.
İlk kurslar açıldığında haber almak, bir üniversite dersi ya da ekibiniz için eğitim konuşmak için bize yazın.
Eğitim
hello@lumeeslab.comEklemeniz faydalı olur
- Kim olduğunuz; kendiniz mi öğreneceksiniz, ders mi vereceksiniz, yoksa bir ekip mi eğiteceksiniz
- En çok ilgilendiğiniz kurslar ya da uzmanlık alanları
- Türkçe mi, İngilizce mi