DDR3 Bellek Modeli
Yazma seviyelendirme, ZQ kalibrasyonu, self-refresh ve tam zamanlama denetimleriyle DDR3 ve düşük gerilimli DDR3L cihaz modelleri.
DDR3 bellek modeli
DDR3 ve 1,35 V'luk varyantı DDR3L, uzun süreli bulunabilirlik gerektiren endüstriyel, otomotiv ve gömülü tasarımlar için hâlâ üretimde.
DDR3 için Lumina VIP, JEDEC tarafından yayımlanan JESD79-3 · DDR3L · 3DS sürümlerini kapsar. assertion IP'si, bellek modeli ve sentezlenebilir transactor olarak sunulur ve Lumina için geliştirildiğinden aynı bileşenler simülasyonda ve formal ispatlarda çalışır, sonuçlarını tek yerde raporlar.
DDR3 VIP neleri kapsar?
Cihaz modeli
- Tam komut seti, burst 8 ve burst chop 4
- Yazma seviyelendirme, MPR okumaları ve ZQ kalibrasyonu
- Dinamik ODT, self-refresh ve güç kapatma
- Tüm hız sınıflarıyla DDR3, DDR3L ve 3DS cihazlar
Senaryolar ve seçenekler
- Yapılandırılabilir kart gecikmeleriyle okuma ve yazma seviyelendirme
- Her mesajda adıyla belirtilen zamanlama ihlalleri
Neleri denetler
- Komut dizilerinin tüm zamanlama parametrelerine karşı denetimi
- Başlatma, eğitim ve mod register ayarları
- Refresh, self-refresh ve güç kapatma kuralları
- Veri bütünlüğü, ECC ve CRC
Assertion IP'si yetenekleri
- Her protokol kuralı için o kuralın adını taşıyan bir assertion
- Formal doğrulamada girişleri kısıtlayan, simülasyonda denetime dönüşen varsayımlar
- Her protokol senaryosu için cover property'ler
- Genişlikler ve isteğe bağlı özellikler için parametreler
- Aynı property'ler formal ispatlarda ve simülasyonda çalışır
- RTL'inizi değiştirmeden bağlanan bind dosyaları
Bellek modeli yetenekleri
- Yoğunluk, genişlik ve hız sınıfına göre seçilen parça yapılandırmaları
- İhlal edilen parametreyi mesajında adıyla gösteren, her zamanlama parametresinin denetimi
- Büyük yoğunlukların az host belleği kullanması için seyrek saklama
- İçeriğin arka kapıdan yüklenmesi, okunması, yazılması ve dökülmesi
- Modellenmiş mod register'ları ve güç durumları
- Okuma verisinde yapılandırılabilir hata enjeksiyonu
Transactor yetenekleri
- FPGA prototipleri ve emülatörler için sentezlenebilir RTL
- Testlerin simülasyondan değişmeden taşınması için işlem düzeyinde arayüz
- Donanım hızında çalışan protokol denetleyicileri ve izleyiciler
- Bant genişliği için akış ve tamponlu modlar
Neden Lumina VIP?
- Hızlı DDR3 testbench kurulumu: ajanları bağlayın, bir test seçin ve çalıştırın
- Her hata, çiğnenen kuralı ve onu çiğneyen işlemi adıyla gösterir
- Protokol kapsamı, tasarım kapsamınızla tek veritabanında birleşir
- Ekibinizin genişletebileceği okunabilir SystemVerilog ve UVM kaynak kodu
- Aynı senaryolar simülasyonda, FPGA'da ve silisyumda çalışır
- Assertion IP'si protokol kurallarını Lumina Formal'da ispatlar
- Sarmalayıcı ve ayrı derleme olmadan doğrudan Lumina Sim'de çalışır
- Sonuçlar hem mühendisler hem yapay zekâ ajanları için yapılandırılmıştır
Doğrulama bileşenleri.
Her bileşen tek başına ya da diğerleriyle birlikte aynı ortamda, aktif ya da pasif modda çalışır.
- 01Bellek cihaz modeli
- 02Pasif izleyici ve zamanlama denetleyicisi
DDR3 ürünleri.
DDR3 assertion IP'si
Bir tasarımın protokole uyduğunu Lumina Formal'da ispatlayan ya da simülasyonda denetleyen SystemVerilog assertion, assumption ve cover property'leri.
İçerik
- Her protokol kuralı için, kuralın adını taşıyan assertion'lar
- Formal ispatlarda girişleri kısıtlamak için assumption'lar
- Protokol senaryoları için cover property'leri
- Tasarımınızı değiştirmeden bağlamak için bind dosyaları
DDR3 bellek modeli
Bellek parçası gibi davranan cihaz modelleri: komutlar, modlar, refresh ve her zamanlama parametresi denetlenir.
İçerik
- Yapılandırılabilir yoğunluk, genişlik, hız sınıfı ve zamanlama
- Her komutta zamanlama ve protokol denetimleri
- Mod register'ları, eğitim ve güç kapatma davranışı
- Bellek içeriğini önceden yüklemek ve incelemek için arka kapı erişimi
DDR3 sentezlenebilir transactor
FPGA prototipleme ve donanım destekli doğrulama için protokolün sentezlenebilir modelleri; VIP ile aynı testlerden sürülür.
İçerik
- Protokol rolleri için sentezlenebilir RTL
- Yazılıma ya da testbench'e işlem arayüzü
- Donanım hızında çalışan izleyiciler ve denetleyiciler
Test paketi ve kapsam.
- Spesifikasyonun her özelliği için yönlendirilmiş testler
- Yapılandırmalar ve trafik karışımları boyunca kısıtlı rastgele testler
- Tasarımın nasıl toparlandığını denetleyen hata enjeksiyonu testleri
- Spesifikasyona eşlenmiş bir fonksiyonel kapsam modeli
- Lumina'da çalıştırılmaya hazır regresyon listeleri
Bu protokol ailesi için test odağı
- Her zamanlama parametresi en küçük değerinde
- Başlatma ve eğitim dizileri
- Trafik altında refresh ve güç kapatma
- ECC, CRC ve parite hataları
Neler teslim edilir?
- Her bileşenin okunabilir kaynak kodu
- Test paketi ve kapsam modeli
- Örnek bir tasarıma bağlı örnek ortam
- Kullanıcı kılavuzu, entegrasyon kılavuzu ve sürüm notları
- Örnekleri Lumina'da çalıştırmak için betikler
Nerelerde kullanılır?
- Bellek denetleyicileri ve PHY'ler
- Yapay zekâ hızlandırıcıları ve GPU'lar
- Mobil, otomotiv ve sunucu SoC'leri
Sık sorulan sorular.
DDR3 için Lumina VIP nedir?
DDR3 için Lumina VIP, DDR3 kullanan tasarımlar için bir doğrulama ürünleri setidir: assertion IP'si, bellek modeli ve sentezlenebilir transactor. Yazma seviyelendirme, ZQ kalibrasyonu, self-refresh ve tam zamanlama denetimleriyle DDR3 ve düşük gerilimli DDR3L cihaz modelleri.
Hangi DDR3 sürümleri destekleniyor?
JEDEC tarafından yayımlanan JESD79-3 · DDR3L · 3DS. Başka bir sürüme ya da seçeneğe ihtiyacınız varsa hangisi olduğunu bize yazın.
Hangi doğrulama bileşenleri dahil?
Bellek cihaz modeli ve Pasif izleyici ve zamanlama denetleyicisi. Her biri tek başına ya da diğerleriyle birlikte aynı ortamda kullanılabilir.
Hangi dil ve metodoloji kullanılıyor?
Doğrulama IP'si ve modeller SystemVerilog ve UVM ile yazılır; kaynak kodu okunabilir ve ekibiniz tarafından genişletilebilir. Assertion IP'si SystemVerilog Assertions kullanır ve tasarımınıza bind dosyalarıyla bağlanır. Transactor'lar, FPGA prototipleme ve donanım destekli doğrulama için sentezlenebilir RTL'dir.
Lumina ile nasıl çalışır?
RTL'inizin yanında Lumina Sim'de çalışır; assertion IP'si ise tasarımınızı Lumina Formal'da ispatlar. Protokol kapsamı sizin kapsamınızla aynı veritabanında birleşir ve her ihlal, çiğnenen kuralı ve onu çiğneyen işlemi adıyla gösterir.
Hangi testlerle birlikte gelir?
Spesifikasyonun her özelliği için yönlendirilmiş testler. Yapılandırmalar ve trafik karışımları boyunca kısıtlı rastgele testler. Tasarımın nasıl toparlandığını denetleyen hata enjeksiyonu testleri. Spesifikasyona eşlenmiş bir fonksiyonel kapsam modeli. Lumina'da çalıştırılmaya hazır regresyon listeleri. Bu protokol ailesinde testlerin odağı: her zamanlama parametresi en küçük değerinde, başlatma ve eğitim dizileri, trafik altında refresh ve güç kapatma ve ECC, CRC ve parite hataları.
Neler teslim edilir?
Her bileşenin okunabilir kaynak kodu. Test paketi ve kapsam modeli. Örnek bir tasarıma bağlı örnek ortam. Kullanıcı kılavuzu, entegrasyon kılavuzu ve sürüm notları. Örnekleri Lumina'da çalıştırmak için betikler.
DDR3 için Lumina VIP'ye nasıl erişebilirim?
DDR3 için Lumina VIP önizleme aşamasındadır. İhtiyacınız olan sürümleri ve ürün tiplerini hello@lumeeslab.com adresine yazın.
Bir protokol için VIP mi gerekiyor?
Hangi protokollere ve sürümlere ihtiyacınız olduğunu yazın. Talep üzerine protokol de ekliyoruz.
Lumina VIP
hello@lumeeslab.comEklemeniz faydalı olur
- Protokoller ve sürümler
- Ürün tipleri: VIP, assertion IP'si, bellek modeli, transactor
- Takviminiz