JESD403 yan bant bus'ı Doğrulama IP'si
Bellek modüllerinde I3C Basic tabanlı yan bant bus'ı: SPD hub, sıcaklık sensörleri ve modül yönetimi.
JESD403 yan bant bus'ı doğrulama IP'si
JESD403, I3C tabanlı DDR5 modül yan bant bus'ını tanımlar; SPD, sıcaklık sensörleri ve güç yönetimi için kullanılır.
JESD403 yan bant bus'ı için Lumina VIP, JEDEC tarafından yayımlanan JESD403-1 sürümlerini kapsar. doğrulama IP'si olarak sunulur ve Lumina için geliştirildiğinden aynı bileşenler simülasyonda çalışır, sonuçlarını tek yerde raporlar.
JESD403 yan bant bus'ı VIP neleri kapsar?
Protokol
- Modül yan bandında I2C ve I3C temel modları
- SPD hub, sıcaklık sensörü ve PMIC erişimi
- Bant içi kesmeler ve parite
Denetimler ve hata enjeksiyonu
- Her yan bant cihazının cihaz tipi ve register haritası
- I2C ve I3C modları arasında geçiş
- Parite, NACK ve protokol hatalarının enjeksiyonu
Neleri denetler
- Her hız modunda bit ve byte zamanlaması
- Adresleme, komutlar ve yanıtlar
- Tanımlı olduğu yerde çoklu denetleyici hakemliği
- Hata ve zaman aşımı durumları
Doğrulama IP'si yetenekleri
- Her protokol rolü için örnek bazında seçilen aktif ve pasif ajanlar
- Parametrelerle ayarlanan ve test çalışırken değiştirilebilen bus genişlikleri, zamanlama ve isteğe bağlı özellikler
- Temel yönlendirilmiş trafikten kısıtlı rastgele zorlamaya kadar bir sekans kütüphanesi
- Beklenen hatanın görüldüğünü denetleyen, statik ya da anlık hata enjeksiyonu
- Gerçek zamanlı çalışan ve her biri spesifikasyonun bir kuralına bağlı protokol denetimleri
- Veriyi uçtan uca denetleyen scoreboard'lar
- Her arayüz için bant genişliği, gecikme ve kullanım istatistikleri
- Kendi denetimleriniz ve uyarılarınız için her aşamada callback'ler
- Register erişimi taşıyan protokoller için UVM register modeli adaptörleri
- Hata ayıklama için işlem kayıtları ve dalga biçimine bağlı mesajlar
Neden Lumina VIP?
- Hızlı JESD403 yan bant bus'ı testbench kurulumu: ajanları bağlayın, bir test seçin ve çalıştırın
- Her hata, çiğnenen kuralı ve onu çiğneyen işlemi adıyla gösterir
- Protokol kapsamı, tasarım kapsamınızla tek veritabanında birleşir
- Ekibinizin genişletebileceği okunabilir SystemVerilog ve UVM kaynak kodu
- Sarmalayıcı ve ayrı derleme olmadan doğrudan Lumina Sim'de çalışır
- Sonuçlar hem mühendisler hem yapay zekâ ajanları için yapılandırılmıştır
Doğrulama bileşenleri.
Her bileşen tek başına ya da diğerleriyle birlikte aynı ortamda, aktif ya da pasif modda çalışır.
- 01Denetleyici
- 02Hedef
- 03Pasif izleyici
JESD403 yan bant bus'ı ürünleri.
JESD403 yan bant bus'ı doğrulama IP'si
Bir protokolü simülasyonda, protokolün tanımladığı her rolde süren ve denetleyen UVM ajanları.
İçerik
- Her protokol rolü için aktif ve pasif UVM ajanları
- Yönlendirilmişten kısıtlı rastgeleye yapılandırılabilir sekanslar
- İhlalleri spesifikasyon referansıyla bildiren protokol denetimleri
- Protokol özelliklerinin fonksiyonel kapsamı
- İnsanların ve yapay zekâ ajanlarının okuyabildiği scoreboard'lar ve işlem kayıtları
Test paketi ve kapsam.
- Spesifikasyonun her özelliği için yönlendirilmiş testler
- Yapılandırmalar ve trafik karışımları boyunca kısıtlı rastgele testler
- Tasarımın nasıl toparlandığını denetleyen hata enjeksiyonu testleri
- Spesifikasyona eşlenmiş bir fonksiyonel kapsam modeli
- Lumina'da çalıştırılmaya hazır regresyon listeleri
Bu protokol ailesi için test odağı
- Kapsamdaki her mod ve hız
- Çok cihazlı topolojiler
- Spesifikasyon sınırlarında zamanlama
- Protokol ve hat hataları
Neler teslim edilir?
- Her bileşenin okunabilir kaynak kodu
- Test paketi ve kapsam modeli
- Örnek bir tasarıma bağlı örnek ortam
- Kullanıcı kılavuzu, entegrasyon kılavuzu ve sürüm notları
- Örnekleri Lumina'da çalıştırmak için betikler
Nerelerde kullanılır?
- Mikrodenetleyiciler ve gömülü SoC'ler
- Sensörler, güç yönetimi ve kart denetimi
- Hata ayıklama ve test erişimi
Sık sorulan sorular.
JESD403 yan bant bus'ı için Lumina VIP nedir?
JESD403 yan bant bus'ı için Lumina VIP, JESD403 yan bant bus'ı kullanan tasarımlar için bir doğrulama ürünleri setidir: doğrulama IP'si. Bellek modüllerinde I3C Basic tabanlı yan bant bus'ı: SPD hub, sıcaklık sensörleri ve modül yönetimi.
Hangi JESD403 yan bant bus'ı sürümleri destekleniyor?
JEDEC tarafından yayımlanan JESD403-1. Başka bir sürüme ya da seçeneğe ihtiyacınız varsa hangisi olduğunu bize yazın.
Hangi doğrulama bileşenleri dahil?
Denetleyici, Hedef ve Pasif izleyici. Her biri tek başına ya da diğerleriyle birlikte aynı ortamda kullanılabilir.
Hangi dil ve metodoloji kullanılıyor?
Doğrulama IP'si ve modeller SystemVerilog ve UVM ile yazılır; kaynak kodu okunabilir ve ekibiniz tarafından genişletilebilir.
Lumina ile nasıl çalışır?
RTL'inizin yanında Lumina Sim'de çalışır. Protokol kapsamı sizin kapsamınızla aynı veritabanında birleşir ve her ihlal, çiğnenen kuralı ve onu çiğneyen işlemi adıyla gösterir.
Hangi testlerle birlikte gelir?
Spesifikasyonun her özelliği için yönlendirilmiş testler. Yapılandırmalar ve trafik karışımları boyunca kısıtlı rastgele testler. Tasarımın nasıl toparlandığını denetleyen hata enjeksiyonu testleri. Spesifikasyona eşlenmiş bir fonksiyonel kapsam modeli. Lumina'da çalıştırılmaya hazır regresyon listeleri. Bu protokol ailesinde testlerin odağı: kapsamdaki her mod ve hız, çok cihazlı topolojiler, spesifikasyon sınırlarında zamanlama ve protokol ve hat hataları.
Neler teslim edilir?
Her bileşenin okunabilir kaynak kodu. Test paketi ve kapsam modeli. Örnek bir tasarıma bağlı örnek ortam. Kullanıcı kılavuzu, entegrasyon kılavuzu ve sürüm notları. Örnekleri Lumina'da çalıştırmak için betikler.
JESD403 yan bant bus'ı için Lumina VIP'ye nasıl erişebilirim?
JESD403 yan bant bus'ı için Lumina VIP önizleme aşamasındadır. İhtiyacınız olan sürümleri ve ürün tiplerini hello@lumeeslab.com adresine yazın.
Bir protokol için VIP mi gerekiyor?
Hangi protokollere ve sürümlere ihtiyacınız olduğunu yazın. Talep üzerine protokol de ekliyoruz.
Lumina VIP
hello@lumeeslab.comEklemeniz faydalı olur
- Protokoller ve sürümler
- Ürün tipleri: VIP, assertion IP'si, bellek modeli, transactor
- Takviminiz