Wishbone Doğrulama IP'si
Pek çok açık çekirdekte kullanılan açık kaynak bus: klasik ve pipeline'lı döngüler, blok ve oku-değiştir-yaz transferleri, beklemeler ve yeniden denemeler.
Wishbone doğrulama IP'si
Wishbone, küçük soft işlemcilerden topluluk FPGA projelerindeki çevre birimlerine kadar pek çok açık kaynak çekirdeğin kullandığı, kamuya açık bir çip içi bus'tır.
Wishbone için Lumina VIP, OpenCores tarafından yayımlanan B3 · B4 (classic and pipelined) sürümlerini kapsar. doğrulama IP'si ve sentezlenebilir transactor olarak sunulur ve Lumina için geliştirildiğinden aynı bileşenler simülasyonda çalışır, sonuçlarını tek yerde raporlar.
Wishbone VIP neleri kapsar?
Protokol
- Klasik ve pipeline'lı bus döngüleri
- Tekil, blok ve oku-değiştir-yaz transferleri
- ACK, ERR, RTY ve STALL yönetimi
- Kayıtlı geri besleme döngü etiketleri
Senaryolar ve seçenekler
- Parametrelerle ayarlanan bus genişlikleri ve ayrıntı düzeyi
- Rastgele bekleme durumları ve stall geri basıncı
Neleri denetler
- Her arayüzde el sıkışmalar ve kanal sıralaması
- Bekleyen, sırası değişen ve iç içe geçen işlemler
- Burst'ler, adres hizalama ve uçtan uca veri bütünlüğü
- Yanıt ve hata sinyallemesi, exclusive ve atomik erişim
Doğrulama IP'si yetenekleri
- Her protokol rolü için örnek bazında seçilen aktif ve pasif ajanlar
- Parametrelerle ayarlanan ve test çalışırken değiştirilebilen bus genişlikleri, zamanlama ve isteğe bağlı özellikler
- Temel yönlendirilmiş trafikten kısıtlı rastgele zorlamaya kadar bir sekans kütüphanesi
- Beklenen hatanın görüldüğünü denetleyen, statik ya da anlık hata enjeksiyonu
- Gerçek zamanlı çalışan ve her biri spesifikasyonun bir kuralına bağlı protokol denetimleri
- Veriyi uçtan uca denetleyen scoreboard'lar
- Her arayüz için bant genişliği, gecikme ve kullanım istatistikleri
- Kendi denetimleriniz ve uyarılarınız için her aşamada callback'ler
- Register erişimi taşıyan protokoller için UVM register modeli adaptörleri
- Hata ayıklama için işlem kayıtları ve dalga biçimine bağlı mesajlar
Transactor yetenekleri
- FPGA prototipleri ve emülatörler için sentezlenebilir RTL
- Testlerin simülasyondan değişmeden taşınması için işlem düzeyinde arayüz
- Donanım hızında çalışan protokol denetleyicileri ve izleyiciler
- Bant genişliği için akış ve tamponlu modlar
Neden Lumina VIP?
- Hızlı Wishbone testbench kurulumu: ajanları bağlayın, bir test seçin ve çalıştırın
- Her hata, çiğnenen kuralı ve onu çiğneyen işlemi adıyla gösterir
- Protokol kapsamı, tasarım kapsamınızla tek veritabanında birleşir
- Ekibinizin genişletebileceği okunabilir SystemVerilog ve UVM kaynak kodu
- Aynı senaryolar simülasyonda, FPGA'da ve silisyumda çalışır
- Sarmalayıcı ve ayrı derleme olmadan doğrudan Lumina Sim'de çalışır
- Sonuçlar hem mühendisler hem yapay zekâ ajanları için yapılandırılmıştır
Doğrulama bileşenleri.
Her bileşen tek başına ya da diğerleriyle birlikte aynı ortamda, aktif ya da pasif modda çalışır.
- 01Master
- 02Slave
- 03Pasif izleyici
Wishbone ürünleri.
Wishbone doğrulama IP'si
Bir protokolü simülasyonda, protokolün tanımladığı her rolde süren ve denetleyen UVM ajanları.
İçerik
- Her protokol rolü için aktif ve pasif UVM ajanları
- Yönlendirilmişten kısıtlı rastgeleye yapılandırılabilir sekanslar
- İhlalleri spesifikasyon referansıyla bildiren protokol denetimleri
- Protokol özelliklerinin fonksiyonel kapsamı
- İnsanların ve yapay zekâ ajanlarının okuyabildiği scoreboard'lar ve işlem kayıtları
Wishbone sentezlenebilir transactor
FPGA prototipleme ve donanım destekli doğrulama için protokolün sentezlenebilir modelleri; VIP ile aynı testlerden sürülür.
İçerik
- Protokol rolleri için sentezlenebilir RTL
- Yazılıma ya da testbench'e işlem arayüzü
- Donanım hızında çalışan izleyiciler ve denetleyiciler
Test paketi ve kapsam.
- Spesifikasyonun her özelliği için yönlendirilmiş testler
- Yapılandırmalar ve trafik karışımları boyunca kısıtlı rastgele testler
- Tasarımın nasıl toparlandığını denetleyen hata enjeksiyonu testleri
- Spesifikasyona eşlenmiş bir fonksiyonel kapsam modeli
- Lumina'da çalıştırılmaya hazır regresyon listeleri
Bu protokol ailesi için test odağı
- Her burst tipi, boyutu ve uzunluğu
- Yapılandırılan sınırlarda bekleyen ve sırasız trafik
- Exclusive, atomik ve koruma öznitelikleri
- Geri basınç ve rastgele ready ve valid zamanlaması
Neler teslim edilir?
- Her bileşenin okunabilir kaynak kodu
- Test paketi ve kapsam modeli
- Örnek bir tasarıma bağlı örnek ortam
- Kullanıcı kılavuzu, entegrasyon kılavuzu ve sürüm notları
- Örnekleri Lumina'da çalıştırmak için betikler
Nerelerde kullanılır?
- SoC ve alt sistem bağlantıları
- İşlemci kümeleri ve hızlandırıcılar
- Çevre birimi ve register bus'ları
Sık sorulan sorular.
Wishbone için Lumina VIP nedir?
Wishbone için Lumina VIP, Wishbone kullanan tasarımlar için bir doğrulama ürünleri setidir: doğrulama IP'si ve sentezlenebilir transactor. Pek çok açık çekirdekte kullanılan açık kaynak bus: klasik ve pipeline'lı döngüler, blok ve oku-değiştir-yaz transferleri, beklemeler ve yeniden denemeler.
Hangi Wishbone sürümleri destekleniyor?
OpenCores tarafından yayımlanan B3 · B4 (classic and pipelined). Başka bir sürüme ya da seçeneğe ihtiyacınız varsa hangisi olduğunu bize yazın.
Hangi doğrulama bileşenleri dahil?
Master, Slave ve Pasif izleyici. Her biri tek başına ya da diğerleriyle birlikte aynı ortamda kullanılabilir.
Hangi dil ve metodoloji kullanılıyor?
Doğrulama IP'si ve modeller SystemVerilog ve UVM ile yazılır; kaynak kodu okunabilir ve ekibiniz tarafından genişletilebilir. Transactor'lar, FPGA prototipleme ve donanım destekli doğrulama için sentezlenebilir RTL'dir.
Lumina ile nasıl çalışır?
RTL'inizin yanında Lumina Sim'de çalışır. Protokol kapsamı sizin kapsamınızla aynı veritabanında birleşir ve her ihlal, çiğnenen kuralı ve onu çiğneyen işlemi adıyla gösterir.
Hangi testlerle birlikte gelir?
Spesifikasyonun her özelliği için yönlendirilmiş testler. Yapılandırmalar ve trafik karışımları boyunca kısıtlı rastgele testler. Tasarımın nasıl toparlandığını denetleyen hata enjeksiyonu testleri. Spesifikasyona eşlenmiş bir fonksiyonel kapsam modeli. Lumina'da çalıştırılmaya hazır regresyon listeleri. Bu protokol ailesinde testlerin odağı: her burst tipi, boyutu ve uzunluğu, yapılandırılan sınırlarda bekleyen ve sırasız trafik, exclusive, atomik ve koruma öznitelikleri ve geri basınç ve rastgele ready ve valid zamanlaması.
Neler teslim edilir?
Her bileşenin okunabilir kaynak kodu. Test paketi ve kapsam modeli. Örnek bir tasarıma bağlı örnek ortam. Kullanıcı kılavuzu, entegrasyon kılavuzu ve sürüm notları. Örnekleri Lumina'da çalıştırmak için betikler.
Wishbone için Lumina VIP'ye nasıl erişebilirim?
Wishbone için Lumina VIP önizleme aşamasındadır. İhtiyacınız olan sürümleri ve ürün tiplerini hello@lumeeslab.com adresine yazın.
Bir protokol için VIP mi gerekiyor?
Hangi protokollere ve sürümlere ihtiyacınız olduğunu yazın. Talep üzerine protokol de ekliyoruz.
Lumina VIP
hello@lumeeslab.comEklemeniz faydalı olur
- Protokoller ve sürümler
- Ürün tipleri: VIP, assertion IP'si, bellek modeli, transactor
- Takviminiz