Avalon Doğrulama IP'si
Intel FPGA'larda kullanılan bellek eşlemeli ve akış arayüzleri: pipeline'lı ve burst okumalar, bekleme istekleri, paketler ve ready gecikmesi.
Avalon doğrulama IP'si
Avalon, Intel FPGA tasarımlarının arayüz ailesidir: bellek eşlemeli erişim için Avalon-MM ve akış verisi için Avalon-ST; Platform Designer sistemlerinin her yerinde kullanılır.
Avalon için Lumina VIP, Intel tarafından yayımlanan Avalon-MM · Avalon-ST sürümlerini kapsar. doğrulama IP'si ve assertion IP'si olarak sunulur ve Lumina için geliştirildiğinden aynı bileşenler simülasyonda ve formal ispatlarda çalışır, sonuçlarını tek yerde raporlar.
Avalon VIP neleri kapsar?
Avalon-MM
- waitrequest ve byte enable'larla okuma ve yazmalar
- readdatavalid ile pipeline'lı okumalar ve burst transferleri
- Sabit ve değişken gecikme, yanıt durumu
Avalon-ST
- Ready gecikmesi ve ready payı
- Paketler, boş semboller, kanallar ve hatalar
Senaryolar ve seçenekler
- Avalon-MM host ve agent, Avalon-ST kaynak ve hedef
- Rastgele waitrequest ve ready geri basıncı
Neleri denetler
- Her arayüzde el sıkışmalar ve kanal sıralaması
- Bekleyen, sırası değişen ve iç içe geçen işlemler
- Burst'ler, adres hizalama ve uçtan uca veri bütünlüğü
- Yanıt ve hata sinyallemesi, exclusive ve atomik erişim
Doğrulama IP'si yetenekleri
- Her protokol rolü için örnek bazında seçilen aktif ve pasif ajanlar
- Parametrelerle ayarlanan ve test çalışırken değiştirilebilen bus genişlikleri, zamanlama ve isteğe bağlı özellikler
- Temel yönlendirilmiş trafikten kısıtlı rastgele zorlamaya kadar bir sekans kütüphanesi
- Beklenen hatanın görüldüğünü denetleyen, statik ya da anlık hata enjeksiyonu
- Gerçek zamanlı çalışan ve her biri spesifikasyonun bir kuralına bağlı protokol denetimleri
- Veriyi uçtan uca denetleyen scoreboard'lar
- Her arayüz için bant genişliği, gecikme ve kullanım istatistikleri
- Kendi denetimleriniz ve uyarılarınız için her aşamada callback'ler
- Register erişimi taşıyan protokoller için UVM register modeli adaptörleri
- Hata ayıklama için işlem kayıtları ve dalga biçimine bağlı mesajlar
Assertion IP'si yetenekleri
- Her protokol kuralı için o kuralın adını taşıyan bir assertion
- Formal doğrulamada girişleri kısıtlayan, simülasyonda denetime dönüşen varsayımlar
- Her protokol senaryosu için cover property'ler
- Genişlikler ve isteğe bağlı özellikler için parametreler
- Aynı property'ler formal ispatlarda ve simülasyonda çalışır
- RTL'inizi değiştirmeden bağlanan bind dosyaları
Neden Lumina VIP?
- Hızlı Avalon testbench kurulumu: ajanları bağlayın, bir test seçin ve çalıştırın
- Her hata, çiğnenen kuralı ve onu çiğneyen işlemi adıyla gösterir
- Protokol kapsamı, tasarım kapsamınızla tek veritabanında birleşir
- Ekibinizin genişletebileceği okunabilir SystemVerilog ve UVM kaynak kodu
- Assertion IP'si protokol kurallarını Lumina Formal'da ispatlar
- Sarmalayıcı ve ayrı derleme olmadan doğrudan Lumina Sim'de çalışır
- Sonuçlar hem mühendisler hem yapay zekâ ajanları için yapılandırılmıştır
Doğrulama bileşenleri.
Her bileşen tek başına ya da diğerleriyle birlikte aynı ortamda, aktif ya da pasif modda çalışır.
- 01Host (master) ve agent (slave)
- 02Kaynak ve hedef
- 03Pasif izleyici
Avalon ürünleri.
Avalon doğrulama IP'si
Bir protokolü simülasyonda, protokolün tanımladığı her rolde süren ve denetleyen UVM ajanları.
İçerik
- Her protokol rolü için aktif ve pasif UVM ajanları
- Yönlendirilmişten kısıtlı rastgeleye yapılandırılabilir sekanslar
- İhlalleri spesifikasyon referansıyla bildiren protokol denetimleri
- Protokol özelliklerinin fonksiyonel kapsamı
- İnsanların ve yapay zekâ ajanlarının okuyabildiği scoreboard'lar ve işlem kayıtları
Avalon assertion IP'si
Bir tasarımın protokole uyduğunu Lumina Formal'da ispatlayan ya da simülasyonda denetleyen SystemVerilog assertion, assumption ve cover property'leri.
İçerik
- Her protokol kuralı için, kuralın adını taşıyan assertion'lar
- Formal ispatlarda girişleri kısıtlamak için assumption'lar
- Protokol senaryoları için cover property'leri
- Tasarımınızı değiştirmeden bağlamak için bind dosyaları
Test paketi ve kapsam.
- Spesifikasyonun her özelliği için yönlendirilmiş testler
- Yapılandırmalar ve trafik karışımları boyunca kısıtlı rastgele testler
- Tasarımın nasıl toparlandığını denetleyen hata enjeksiyonu testleri
- Spesifikasyona eşlenmiş bir fonksiyonel kapsam modeli
- Lumina'da çalıştırılmaya hazır regresyon listeleri
Bu protokol ailesi için test odağı
- Her burst tipi, boyutu ve uzunluğu
- Yapılandırılan sınırlarda bekleyen ve sırasız trafik
- Exclusive, atomik ve koruma öznitelikleri
- Geri basınç ve rastgele ready ve valid zamanlaması
Neler teslim edilir?
- Her bileşenin okunabilir kaynak kodu
- Test paketi ve kapsam modeli
- Örnek bir tasarıma bağlı örnek ortam
- Kullanıcı kılavuzu, entegrasyon kılavuzu ve sürüm notları
- Örnekleri Lumina'da çalıştırmak için betikler
Nerelerde kullanılır?
- SoC ve alt sistem bağlantıları
- İşlemci kümeleri ve hızlandırıcılar
- Çevre birimi ve register bus'ları
Sık sorulan sorular.
Avalon için Lumina VIP nedir?
Avalon için Lumina VIP, Avalon kullanan tasarımlar için bir doğrulama ürünleri setidir: doğrulama IP'si ve assertion IP'si. Intel FPGA'larda kullanılan bellek eşlemeli ve akış arayüzleri: pipeline'lı ve burst okumalar, bekleme istekleri, paketler ve ready gecikmesi.
Hangi Avalon sürümleri destekleniyor?
Intel tarafından yayımlanan Avalon-MM · Avalon-ST. Başka bir sürüme ya da seçeneğe ihtiyacınız varsa hangisi olduğunu bize yazın.
Hangi doğrulama bileşenleri dahil?
Host (master) ve agent (slave), Kaynak ve hedef ve Pasif izleyici. Her biri tek başına ya da diğerleriyle birlikte aynı ortamda kullanılabilir.
Hangi dil ve metodoloji kullanılıyor?
Doğrulama IP'si ve modeller SystemVerilog ve UVM ile yazılır; kaynak kodu okunabilir ve ekibiniz tarafından genişletilebilir. Assertion IP'si SystemVerilog Assertions kullanır ve tasarımınıza bind dosyalarıyla bağlanır.
Lumina ile nasıl çalışır?
RTL'inizin yanında Lumina Sim'de çalışır; assertion IP'si ise tasarımınızı Lumina Formal'da ispatlar. Protokol kapsamı sizin kapsamınızla aynı veritabanında birleşir ve her ihlal, çiğnenen kuralı ve onu çiğneyen işlemi adıyla gösterir.
Hangi testlerle birlikte gelir?
Spesifikasyonun her özelliği için yönlendirilmiş testler. Yapılandırmalar ve trafik karışımları boyunca kısıtlı rastgele testler. Tasarımın nasıl toparlandığını denetleyen hata enjeksiyonu testleri. Spesifikasyona eşlenmiş bir fonksiyonel kapsam modeli. Lumina'da çalıştırılmaya hazır regresyon listeleri. Bu protokol ailesinde testlerin odağı: her burst tipi, boyutu ve uzunluğu, yapılandırılan sınırlarda bekleyen ve sırasız trafik, exclusive, atomik ve koruma öznitelikleri ve geri basınç ve rastgele ready ve valid zamanlaması.
Neler teslim edilir?
Her bileşenin okunabilir kaynak kodu. Test paketi ve kapsam modeli. Örnek bir tasarıma bağlı örnek ortam. Kullanıcı kılavuzu, entegrasyon kılavuzu ve sürüm notları. Örnekleri Lumina'da çalıştırmak için betikler.
Avalon için Lumina VIP'ye nasıl erişebilirim?
Avalon için Lumina VIP önizleme aşamasındadır. İhtiyacınız olan sürümleri ve ürün tiplerini hello@lumeeslab.com adresine yazın.
Bir protokol için VIP mi gerekiyor?
Hangi protokollere ve sürümlere ihtiyacınız olduğunu yazın. Talep üzerine protokol de ekliyoruz.
Lumina VIP
hello@lumeeslab.comEklemeniz faydalı olur
- Protokoller ve sürümler
- Ürün tipleri: VIP, assertion IP'si, bellek modeli, transactor
- Takviminiz